Université de Sherbrooke
English version follows
Contexte :
Le Fan-Out Wafer-Level Packaging (FOWLP) a été développé il y a plusieurs années pour l’intégration de systèmes microélectroniques avancés. Cette technologie permet d’assembler des composants en une tranche monolithique propice aux procédés de micro-fabrication et intégration de l’industrie microélectronique.
Cependant, cette technologie rencontre des complexités de fabrication, des problèmes de fiabilité pour les systèmes hétérogènes à larges puces. Ainsi, Nous proposons ce projet de thèse pour développer une nouvelle approche de procédé (FOWLP) pour intégrer des puces actives hétérogènes (HBM, ASIC) et des puces d’interconnexion/thermiques passives en utilisant une approche de moulage compatible avec les grandes puces (> 400 mm2).
Sujet :
Ce sujet de thèse vise à développer de procédé de moulage pour l’intégration hétérogène de larges puces.
La personne retenue sera en charge de (i) faire une revue de littérature des méthodes de moulage et les matériaux époxy utilisés dans le moulage afin de comprendre leurs propriétés et les défis associés, (ii) sélectionner 2 à 3 candidats en fonction des données du fournisseur, en se concentrant sur la température de durcissement, la Tg, le module de Young et l’adhérence, ainsi que la capacité à remplir l’espacement étroite entre les puces, (iii) développer des procédés de moulage de puces dans un matériau époxy (EMC) à l’aide d’un équipement de classe industrielle, (iv) étudier l’influence des paramètres du processus de placement de puces et des matériaux (EMC, plaque de moulage et bande de démoulage) sur des spécifications critiques telles que le gauchissement, et le déplacement de puces après le moulage, (v) réaliser des caractérisations morphologiques des composants de moulage pour déterminer la qualité et l’intégrité du (FOWLP) package. À l’issue de cette thèse, l’étudiant(e) aura établi un nouveau processus robuste de moulage pour l’intégration de systèmes microélectroniques avancés.
Environnement de travail :
La thèse sera réalisée sous la co-direction du Pr. Dominique Drouin et du Pr.
Serge Ecoffey, dans le cadre de projet d’alliance IBM/CRSNG sur l’Intégration hétérogène multipuces pour le calcul haute performance. Le travail sera effectué principalement à l’Institut Interdisciplinaire d’Innovation Technologique (3IT) de l’Université de Sherbrooke et au Centre de Collaboration MiQro Innovation (C2MI) à Bromont.
L’étudiant(e) bénéficiera ainsi d’un environnement de recherche exceptionnel alliant étudiants, professionnels, professeurs et industriels travaillant main dans la main au développement des technologies du futur.
Profil recherché :
• Détenir une maitrise en génie ou sciences dans le domaine de la chimie, physique, ou des matériaux;
• Expérience en caractérisation de matériaux organiques (époxy, polymères)
• Facilité à communiquer en anglais ou en français tant à l’oral qu’à l’écrit
• Forte capacité d’adaptation, d’autonomie et de travail en équipe
• Goût prononcé pour la conception, le travail expérimental en salle blanche, la recherche et le développement
• Atouts : Connaissances en procédés de microfabrication et intégration, packaging microélectronique avancé
Contact :
Date de début souhaité : Septembre 2025
Documents à fournir : Lettre de présentation, curriculum vitæ, les relevés de notes des 2 dernières années et et Contact de 2 personnes références
–
Development of molding processes for heterogeneous integration of large electronic chips
Context:
Fan-Out Wafer-Level Packaging (FOWLP) was developed several years ago for the integration of advanced microelectronic systems. This technology allows the assembly of a multitude of components into a monolithic wafer conducive to the microfabrication and integration processes of the microelectronics industry.
Despite its strong potential and high level of maturity, FOWLP is still very rarely used for the integration of heterogeneous systems with large chips. Thus, we propose this thesis project to develop a novel approach for process (FOWLP) to integrate heterogeneous active chips (HBM, ASIC) and passive interconnect/thermal chips using a molding approach that is compatible with large chips (> 400 mm2).
Topic:
This thesis aims to develop molding processes for heterogeneous integration of large chips.
The successful candidate will be in charge of (i) conducting a literature review of molding methods and epoxy materials used in molding to understand their properties and associated challenges, (ii) selecting 2-3 candidates based on vendor data, focusing on curing temperature, Tg, Young’s modulus and adhesion, as well as the ability to fill the narrow chip gap, (iii) developing molding processes for molding chips in epoxy material compound (EMC) using industrial grade equipment, (iv) studying the influence of die placement process parameters and materials (EMC, molding plate and release tape) on critical specifications such as warpage and chip displacement after molding,(v) performing complete morphological characterizations of the molding compounds to determine the quality and the integrity of FOWLP. At the end of this thesis, the student will have established a new robust molding process for the integration of advanced microelectronic systems.
Work Supervision:
This PhD thesis will be realized under the co-direction of Pr.
Dominique Drouin and Pr. Serge Ecoffey, as part of the IBM/NSERC Alliance Project on Multi-Chip Heterogeneous Integration for High Performance Computing.
The work will be done mainly at the Interdisciplinary Institute for Technological Innovation (3IT) at the Université de Sherbrooke and at the MiQro Innovation Collaborative Center (C2MI) in Bromont. The student will thus benefit from an exceptional research environment that combines students, professionals, professors and industrialists working hand-in-hand to develop the technologies of the future.
Desired Profile:
• Master’s degree in engineering or science in the field of chemistry, physics, or materials.
• Experience in characterizing organic materials (epoxy, polymers)
• Ability to communicate in English or French both orally and in writing
• Strong ability to adapt, be autonomous and work in a team
• Pronounced taste for design, experimental work in a clean room, research and development
• Assets: Knowledge of microfabrication and integration processes, advanced microelectronic packaging
Contact:
Starting date: September 2025
Documents to provide: Cover letter, curriculum vitae, transcripts for the past two years & contact details of 2 references